Semáforo parpadeante

Para la practica de semáforo parpadeante se añadió más casos a la máquina de estados para lograr que parpadearan los leds.

 


Comentarios

Publicar un comentario

Entradas populares de este blog

Dispositivos Digitales Programables Pal y Gal

Imagen
Conocidos con el acrónimo de DLP o PLD (en español e inglés), estos dispositivos son una serie de elementos digitales que han permitido el control y la gestión de sistemas en forma digital y que ha traído consigo una gran versatilidad en el manejo de información en forma digital, dentro de estos se destacan algunos como son: PAL  o PLA: arreglos lógicos programables. GAL : arreglos lógicos genéricos o generales. CPLD : dispositivos lógicos programables complejos que en realidad son arreglos de PLD. FPGA : arreglos programables genéricos o generales por campo o de campo. PAL Un Arreglo Lógico Programable (PAL), es un circuito PLD que puede programarse para ejecutar una función lógica compleja. Normalmente se utilizan para implementar lógica combinacional, pero algunos PAL pueden usarse para implementar diseños lógicos secuenciales. La PAL es una solución con un solo circuito integrado a muchos problemas lógicos, que pueden tener muchas entradas y muchas salidas, se trata de una solu...
Leer más

Bloques funcionales en PLD

Imagen
 Xilinx FPGA – Bloque DSP48. Desde un punto de vista simple el DSP48 puede multiplicar dos números de 18 bits (18x18) y acumular el resultado en un ACC de 48 bits. Todo expresado en complemento a dos. Nota: Dos DSP48 slices componen lo que se llama un Xtreme DSP Tile Bloque DSP48 - Registros 8 Existen diferentes opciones del uso de los registros disponibles en el DSP48  Los registros pueden tener n = 0, 1 o 2 para las entradas del multiplicador. Los registros pueden tener m = 0 o 1. Xilinx FPGA – Bloque DSP48. El bloque DSP48 es parte del los bloques prediseñados ASMBLs (Application Specific Modular Blocks).  El bloque DSP48 casi no usa el ruteo del FPGA, solo entrada y salidas. Ello implica: bajo consumo de potencia, muy alta frecuencia de trabajo y una implementación en silicio muy eficiente. Bloques DSP48E pueden fácilmente conectarse con sus bloques DSP48 vecinos. Pudiendo formar una cascada de bloques DSP48.  
Leer más

Muestreo y Retención

Imagen
 Los circuitos de muestreo y retención se utilizan para muestrear una señal analógica en un instante dado y mantener el valor de la muestra durante tanto tiempo como sea necesario. Los instantes de muestreo y tiempo de retención depende de la aplicación a la que se destine el circuito. Un muestreador convierte la señal analógica en un  tren de pulsos de amplitud modulada dentro de un sistema digital. El circuito de retención mantiene el valor del pulso de la señal muestreada durante un tiempo específico.  El muestreador y el retenedor son necesarios para el convertidor A/D (analógico a digital) para producir un número que represente la señal de entrada en el instante de muestreo. Existen circuitos de muestreo y retención de una sola unidad, conocidos como muestreador y retenedor (S/H). Sin embargo, matemáticamente, las operaciones de muestreo y la de retención se modelan por separado.  Es una práctica común utilizar un convertidor de analógico-digital y multiplexar v...
Leer más