Bloques funcionales en PLD

 Xilinx FPGA – Bloque DSP48. Desde un punto de vista simple el DSP48 puede multiplicar dos números de 18 bits (18x18) y acumular el resultado en un ACC de 48 bits. Todo expresado en complemento a dos.

Nota: Dos DSP48 slices componen lo que se llama un Xtreme DSP Tile

Bloque DSP48 - Registros 8 Existen diferentes opciones del uso de los registros disponibles en el DSP48 

Los registros pueden tener n = 0, 1 o 2 para las entradas del multiplicador. Los registros pueden tener m = 0 o 1.

Xilinx FPGA – Bloque DSP48.

El bloque DSP48 es parte del los bloques prediseñados ASMBLs (Application Specific Modular Blocks).  El bloque DSP48 casi no usa el ruteo del FPGA, solo entrada y salidas. Ello implica: bajo consumo de potencia, muy alta frecuencia de trabajo y una implementación en silicio muy eficiente. Bloques DSP48E pueden fácilmente conectarse con sus bloques DSP48 vecinos. Pudiendo formar una cascada de bloques DSP48.