FPJA XC6SLX9 Spartan 6 Mojo

 

¿Qué es el FPGA XC6SLX9 Spartan 6?

El FPGA XC6SLX9 Spartan 6 es un dispositivo compuesto por una serie de bloques lógicos(puertas, registros, memorias, flip/flops,etc) programables, por lo cual la interconexión entre estos bloques y su funcionalidad no viene predefinida sino que se puede programar y reprogramar.



El Mojo V3 FPGA utiliza la lógica optimizada Spartan 6 (LX9) y el alto rendimiento del procesador ATmega32U4. El ATmega32U4 viene con un bootloader USB (DFU) que le permitirá instalar futuras actualizaciones del firmware sin tener que comprar un programador. 


Una vez que la placa está encendida, el ATmega32U4 configura el FPGA desde la memoria flash. Después de que el FPGA se haya configurado correctamente, el ATmega32U4 entra en modo esclavo. Esto permite que sus diseños de FPGA hablen con el microcontrolador; dándole así acceso al puerto serie y a las entradas analógicas, otra ventaja de la misma es la compatibilidad de programación con IDE de Arduino.

Lo que separa este FPGA de los otros es la facilidad de uso y los tutoriales completos que el Micro incorporado proporciona (que se pueden encontrar a continuación). El objetivo del Mojo V3 es levantarte y correr con una FPGA lo más fácil posible.

¿Para qué sirve el FPGA XC6SLX9 Spartan 6?

 La tarjeta de desarrollo FPGA MOJO V3 es la forma de más idónea y fácil de comenzar tus desarrollos y proyectos con FPGA. 

 La versión Mojo V3 muestra un puerto USB más robusto que el de la versión V2, ciertos cambios estéticos y un microcontrolador actualizado con memoria adicional para añadir tu propio código. 

¿Qué tipo de memoria tiene el FPGA XC6SLX9 Spartan 6?

 A diferencia de otras variantes en donde los FPGA su almacenamiento era en RAM lo cual significaba que cuando pierden energía pierden su configuración, esta versión de FPGA Sparta 6 incluye memoria flash para guardar el documento de configuración. 


ESPECIFICACIÓN Y CARACTERÍSTICAS

  • Modelo : Spartan-6 XC6SLX9
  • Fabricante: Embedded Micro.
  • Procesador: ATmega32U4
  • Voltaje de alimentación: 4.8 V a 12 V
  • Celdas Lógicas:  9,152
  • Número de LABs/CBLs: 715
  • Reloj interno: 50 MHz
  • Rango de RAM: 32 Kb a 576 Kb
  • Rango de Temperatura: 0°C a 85°C
  • Pines:
    • 84 pines digitales o GPIOS
    • 8 entradas analógicas
    • 8 LED´s de propósito general
    • 1 botón de Reset
    • 1 LED para mostrar cuando la FPGA está configurada correctamente
  • Mas contenido

  • Mojo FPGA setup and demonstration

Referencias 

"FPGA XC6SLX9 spartan 6 mojo V3 - UNIT electronics". UNIT Electronics. https://uelectronics.com/producto/fpga-xc6slx9-spartan-6-v3-mojo/ (accedido el 13 de noviembre de 2021).

"Alchitry labs — alchitry". Alchitry. https://alchitry.com/alchitry-labs (accedido el 13 de noviembre de 2021).

Comentarios

Publicar un comentario

Entradas populares de este blog

Dispositivos Digitales Programables Pal y Gal

Imagen
Conocidos con el acrónimo de DLP o PLD (en español e inglés), estos dispositivos son una serie de elementos digitales que han permitido el control y la gestión de sistemas en forma digital y que ha traído consigo una gran versatilidad en el manejo de información en forma digital, dentro de estos se destacan algunos como son: PAL  o PLA: arreglos lógicos programables. GAL : arreglos lógicos genéricos o generales. CPLD : dispositivos lógicos programables complejos que en realidad son arreglos de PLD. FPGA : arreglos programables genéricos o generales por campo o de campo. PAL Un Arreglo Lógico Programable (PAL), es un circuito PLD que puede programarse para ejecutar una función lógica compleja. Normalmente se utilizan para implementar lógica combinacional, pero algunos PAL pueden usarse para implementar diseños lógicos secuenciales. La PAL es una solución con un solo circuito integrado a muchos problemas lógicos, que pueden tener muchas entradas y muchas salidas, se trata de una solu...
Leer más

Arquitectura de los DSP y sus módulos embebidos

 Introducción  Los SSEE se diseñan con base a microcontroladores (MCU), procesadores digitales de señal (DSP) y microprocesadores de objetivo general. Los diseños basados en microcontrolador son posiblemente los mas ordinarios dadas las diversas aplicaciones que hallan. Históricamente los elaboradores de semiconductores han desarrollado arquitecturas de microcontroladores de 8 bits, al inicio bajo la arquitectura Von Newman y después bajo la arquitectura Harvard, sin embargo mientras las aplicaciones requerían más grandes prestaciones y la tecnología de construcción de chips avanzaba se alcanzó construir, a costos reducidos, microcontroladores mas potentes con arquitecturas de 16 bits y de 32 bits. Junto con los microcontroladores, los Procesadores Digitales de Señal (DSP) además han experimentado una gigantesca evolución. Éstos unen la filosofía de diseño de los microcontroladores sin embargo integran puntos específicos en su arquitectura para mejorar las labores del pro...
Leer más

Bloques funcionales en PLD

Imagen
 Xilinx FPGA – Bloque DSP48. Desde un punto de vista simple el DSP48 puede multiplicar dos números de 18 bits (18x18) y acumular el resultado en un ACC de 48 bits. Todo expresado en complemento a dos. Nota: Dos DSP48 slices componen lo que se llama un Xtreme DSP Tile Bloque DSP48 - Registros 8 Existen diferentes opciones del uso de los registros disponibles en el DSP48  Los registros pueden tener n = 0, 1 o 2 para las entradas del multiplicador. Los registros pueden tener m = 0 o 1. Xilinx FPGA – Bloque DSP48. El bloque DSP48 es parte del los bloques prediseñados ASMBLs (Application Specific Modular Blocks).  El bloque DSP48 casi no usa el ruteo del FPGA, solo entrada y salidas. Ello implica: bajo consumo de potencia, muy alta frecuencia de trabajo y una implementación en silicio muy eficiente. Bloques DSP48E pueden fácilmente conectarse con sus bloques DSP48 vecinos. Pudiendo formar una cascada de bloques DSP48.  
Leer más