Procesos secuenciales

Circuitos secuenciales 


Los circuitos secuenciales son esos en los que su salida es dependiente de la ingreso presente y pasada. En dichos circuitos se poseen a los Flip-Flops.

 Los Flip-Flops son los dispositivos con memoria mas usualmente usados. Sus propiedades primordiales son:

  1. Asumen sólo uno de 2 probables estados de salida.
  2.  Tienen dos salidas que son complemento una de la otra.
  3.  Poseen una o mas entradas que tienen la posibilidad de provocar que el estado del Flip-Flop cambie.
 A continuación se describirán 4 tipos de Flip-Flops.


Flip-Flop S-R (Set-Reset)
La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R. Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q’ son las salidas (Q es generalmente la salida que se busca manipular.)

Como existen varias formas de implementar un Flip-Flop S-R (y en general cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que representen al Flip-Flop. El siguiente diagrama de bloque representa un FF S-R. Nótese que ahora, por convención, Q se encuentra en la parte superior y Q’ en la inferior.

Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de Estado y las Ecuaciones Características. La siguiente tabla muestra la tabla de estado para un FF S-R.


Como encabezado de las columnas poseemos las entradas S y R, y una de las salidas Q. La salida Q es la salida que en un periodo t se puede identificar en el FF, o sea, es la salida en la era presente. Q+ es la salida de tiempo, t + e cuando se ha propagado la señal en el circuito (recuerde que los FF poseen un elemento de retroalimentación.) Por consiguiente, o sea, es la salida que va a tener Q en el futuro – cuando se haya llevado a cabo la propagación.

 Si analizamos la tabla de estado, vemos que para si S = 0, R = 0 y Q = 0 ó 1, la salida futura de Q (Q+) va a ser constantemente lo cual se poseía antecedente de la propagación. A este estado (S = 0, R = 0) se le conoce por consiguiente como estado de memoria. 

Viendo ahora la situación S = 0, R = 1, se aprecia que continuamente Q+ = 0 sin que importe el costo de Q anterior a la propagación, o sea, se hace un reset de Q. Si por otro lado, se tiene S = 1, R = 0, entonces Q+ = 1 en los dos casos, por consiguiente se hace un set de Q.

 Al final, nótese que la mezcla S = 1, R = 1 no es valida en el FF S-R. El motivo es que hablado estado vuelve desequilibrado al circuito y, como una de las propiedades de todo FF es que el estado es estable, al utilizar esa mezcla se esta violando este comienzo de los FF.

 Ahora, si se mapea la información de la tabla de estado del FF S-R en un mapa de Karnaugh, se recibe la siguiente ecuación característica:  . Esta ecuación explica además el manejo. Nos plantea que Q+ va a ser 1 continuamente y una vez que se realice un set del FF o el reset no esta activado y la salida tiene un 1 en aquel instante. 

Flip-flop T

El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo de cero a 1. Con el flip flop T podemos complementar una entrada de reloj al flip flop rs.

La siguiente tabla muestra el comportamiento del FF T y del FF S-R en cada pulso de t. 



Flip-Flop   J-K

 El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre de la siguiente manera: 

En J=1, K=1  actúa como Flip-flop T
De otra forma, actúa como flip-flop S-R

 El siguiente diagrama de bloque es el perteneciente el FF J-K

Una implementación tentativa de un FF J-K a partir de un FF S-R sin reloj es la siguiente:

 

 La tabla de estado aparece a continuación. Note que es muy parecida a la del FF S-R solo que ahora los estados de J=1 y K=1 sí son validos.

Tabla de estado del FF J-K 

J

K

Q

Q+

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

0

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

0


Flip-Flop D (Delay)

El flip-flop D  es uno de los FF más sencillos. Su función es dejar pasar lo que entra por D, a la salida Q, después de un pulso del reloj. Es, junto con el FF J-K, uno de los flip-flops mas comunes con reloj. Su tabla de estado se muestra a continuación:

D

Q

Q+

0

0

0

0

1

0

1

0

1

1

1

1

 De la tabla se infiere que la ecuación característica para el FF D es: Q+= D. El siguiente diagrama de bloques representa este flip-flop.  


Referencias 

P. Chavez. "FlipFlops". Homepage. Tecnológico de Monterrey, Campus Estado de México. http://homepage.cem.itesm.mx/pchavez/material/arqui/Modulos/ModuloVICircuitosSecuenciales/MaterialCircuitosSecuenciales/FlipFlops/FlipFlops.htm (accedido el 4 de noviembre de 2021).

E. A. Díaz. "TFG INGENIERÍA by erikssen aquino díaz on genially". Genial.ly. https://view.genial.ly/6179cac904f08b0d7f48349b/presentation-tfg-ingenieria (accedido el 3 de noviembre de 2021).




Comentarios

Entradas populares de este blog

Dispositivos Digitales Programables Pal y Gal

Tarjeta AMIBA 2

Tarea Que son los dispositivos digitales programables (PAL, GAL, CPLD, FPGA)