Arquitectura de un PLD

 Arquitectura de un PLD 


Un PLD típico está compuesto de arreglos de compuertas lógicas, uno de ellos a base de compuertas AND al que se le denomina Plano AND y el otro de compuertas OR, denominado plano OR; estos pueden ser programables y dependiendo del plano o los planos que lo sean, será la clasificación que reciba el PLD.


Las variables de entrada ( que vienen de las terminales externas del dispositivo ) tienen interconexiones hacia uno de los planos, a través de compuertas con salidas complementarias ( es decir con una salida inversora y una no-inversora ); y salidas de los planos, conectadas a las terminales externas del dispositivo, por elementos lógicos como pueden ser: inversores, compuertas OR y flip-flop’s; además, en algunos casos existe retroalimentación de las salidas hacia uno de los planos, para tomarlas como entradas nuevamente ( aplicación utilizada frecuentemente en el caso de lógica secuencial ).

Un ejemplo de un PLD:


 Se tienen dos variables de entrada, etiquetadas como A y B, en donde cada una se conecta a dos compuertas, a un inversor y a un no-inversor, las salidas de dichas compuertas van directamente conectadas al Plano AND y las salidas de las compuertas del Plano AND, van conectadas a las entradas de las del Plano OR y las salidas de este plano, hacia las terminales externas del dispositivo como se muestra en la figura siguiente.



Referencia: https://sites.google.com/site/arquitectura1488/news/introduccion


Comentarios

Publicar un comentario

Entradas populares de este blog

Dispositivos Digitales Programables Pal y Gal

Imagen
Conocidos con el acrónimo de DLP o PLD (en español e inglés), estos dispositivos son una serie de elementos digitales que han permitido el control y la gestión de sistemas en forma digital y que ha traído consigo una gran versatilidad en el manejo de información en forma digital, dentro de estos se destacan algunos como son: PAL  o PLA: arreglos lógicos programables. GAL : arreglos lógicos genéricos o generales. CPLD : dispositivos lógicos programables complejos que en realidad son arreglos de PLD. FPGA : arreglos programables genéricos o generales por campo o de campo. PAL Un Arreglo Lógico Programable (PAL), es un circuito PLD que puede programarse para ejecutar una función lógica compleja. Normalmente se utilizan para implementar lógica combinacional, pero algunos PAL pueden usarse para implementar diseños lógicos secuenciales. La PAL es una solución con un solo circuito integrado a muchos problemas lógicos, que pueden tener muchas entradas y muchas salidas, se trata de una solu...
Leer más

Arquitectura de los DSP y sus módulos embebidos

 Introducción  Los SSEE se diseñan con base a microcontroladores (MCU), procesadores digitales de señal (DSP) y microprocesadores de objetivo general. Los diseños basados en microcontrolador son posiblemente los mas ordinarios dadas las diversas aplicaciones que hallan. Históricamente los elaboradores de semiconductores han desarrollado arquitecturas de microcontroladores de 8 bits, al inicio bajo la arquitectura Von Newman y después bajo la arquitectura Harvard, sin embargo mientras las aplicaciones requerían más grandes prestaciones y la tecnología de construcción de chips avanzaba se alcanzó construir, a costos reducidos, microcontroladores mas potentes con arquitecturas de 16 bits y de 32 bits. Junto con los microcontroladores, los Procesadores Digitales de Señal (DSP) además han experimentado una gigantesca evolución. Éstos unen la filosofía de diseño de los microcontroladores sin embargo integran puntos específicos en su arquitectura para mejorar las labores del pro...
Leer más

Bloques funcionales en PLD

Imagen
 Xilinx FPGA – Bloque DSP48. Desde un punto de vista simple el DSP48 puede multiplicar dos números de 18 bits (18x18) y acumular el resultado en un ACC de 48 bits. Todo expresado en complemento a dos. Nota: Dos DSP48 slices componen lo que se llama un Xtreme DSP Tile Bloque DSP48 - Registros 8 Existen diferentes opciones del uso de los registros disponibles en el DSP48  Los registros pueden tener n = 0, 1 o 2 para las entradas del multiplicador. Los registros pueden tener m = 0 o 1. Xilinx FPGA – Bloque DSP48. El bloque DSP48 es parte del los bloques prediseñados ASMBLs (Application Specific Modular Blocks).  El bloque DSP48 casi no usa el ruteo del FPGA, solo entrada y salidas. Ello implica: bajo consumo de potencia, muy alta frecuencia de trabajo y una implementación en silicio muy eficiente. Bloques DSP48E pueden fácilmente conectarse con sus bloques DSP48 vecinos. Pudiendo formar una cascada de bloques DSP48.  
Leer más